저떨림 시계 발생기 칩 업체

저떨림 시계 발생기 칩 업체예일종기반PLL은의 시계 발생기，채택ADPLL은（전체 디지털 자물쇠 링）고주파 저소음 성능을 위한 기술구비저전력 및 고전력PSNR는능력，보다 작게 구현 가능0.3ps RMS위상 디더링 성능

저떨림 시계 발생기 칩 업체가출력 차등100MHz의，125MHz의，156.25MHz의및 단일33.33MHz CPU클럭, 동시 출력6길25MHz의버퍼 참조 시계.

?주요 특징

l7길모퉁이LVCMOS는출력, 출력 임피던스30Ω；

l3대저전압 정사극 결합 논리출력

-- 1노차분저전압 정사극 결합 논리출력 쌍(QA)，nQA)의 출력 빈도는 다음과 같습니다.156.25 MHz의

-- 2로드 옵션 차등저전압 정사극 결합 논리출력 쌍(QB)，nQB는화QC는，nQC)의 출력 빈도는 다음과 같습니다.100 MHz의화125 MHz의

l1길모퉁이LVCMOS는출력 (QD는) 의 주파수는 다음과 같습니다.33.33MHz CPU시계

l외부 결정 또는 단일 입력 소스 옵션

l트랜지스터 발진기 인터페이스는25MHz의결정

lDCO는주파수:2.5GHz의

l125MHz의하의RMS는위상 디더링, 사용25MHz의결정 (12kHz ~ 20MHz의）：0.188 피스(일반값）

l전원 노이즈 억제PSNR는：- 70dB

l+3.3 V전원 전압

l-40°C에85°C환경 작동 온도

l무연 (RoHS 6는) 봉인장식하다

l40발돋움VFQFN은포장6.0 × 6.0 × 0.85mm

? 클럭 칩적용 시나리오

l무선 기지국

l이더넷 케이블, 스위치 및 라우터

lSCSI는，SATA는，PCI Express

l낮은 디더링, 낮은 잡음 클럭 발생기

싸이스는 만물이 같은 주파수를 상호 련결하는 시주파과학기술기업으로서 업계의 시주파과학연구와 방안능력에 근거하여 소프트와 하드웨어가 일체화된 시주파제품체계를 구축하고 전력, 교통, 통신, 지능건물, 데이터센터, 선단분야 등 핵심장면을 대상으로 해결방안을 제공하여 고객과 사회에 지속적으로 가치를 창조하였다.

절강성 싸이스전자과학기술유한회사는 2013년에 설립되였고 등록자금은 인민페로 2억 1500만원이며 본부는 절강성 가흥과학기술성에 위치해있으며 글로벌연구창조본부는 북경 중관촌 공상과학산업혁신센터에 위치해있으며 별도로 서안, 성도, 무한, 심수연구개발지부를 설치하고있다.본사의 부지면적은 20여무이고 근 2만평의 연구개발사무장소를 갖고있다.

절강성 싸이스전자과학기술유한회사는 공업정보화부 국가신흥산업창업투자인도기금, 북경집적회로칩기금, 중국련통 등 국자배경기금이 중점적으로 투자하고 과학기술부가 중점적으로 지원하며 여러 성, 시 정부가 중점적으로 투자하여 도입한 pre-IPO 하드과학기술기업, 국가, 전문정특신"작은 거인"기업이다.

회사의 핵심 팀은 세계 최고의 시계 기술 회사에서 나온 것으로 국내 시주파수 업계 기술을 보유하고 있다;

자체 FPGA 타이밍 및 타이밍 알고리즘으로 시계 타이밍 및 타이밍 능력을 향상시킬 수 있습니다.

TDC 기술을 자체 연구하여 PTP 스탬프 정밀도를 향상시킬 수 있다;

kalman 필터링 알고리즘과 스마트 매개변수 일치 및 PI 제어를 사용하여 고정밀 길들이기 제어를 구현할 수 있습니다.

하드웨어 설계와 소프트웨어의 심도 있는 맞춤형 개발 능력을 갖추고 맞춤형 솔루션을 제공할 수 있다;

모든 시간 주파수 핵심 기술은 자체 연구 능력을 가지고 있으며, 외부 협동 기능 모듈이 필요 없어 제품 문제를 신속하게 포지셔닝하고 해결할 수 있다;

시주파 대형 네트워크와 관리 능력을 갖추고 있어 사회 각 분야의 시스템 정확한 운행을 위해 전송을 보장하고 지연 시간과 통신 암호화를 낮추는 호위 역할을 할 수 있다.